泰克：迎接DDR5内存验证和调试挑战白皮书（7页）.pdf

1、迎接 DDR5 内存验证和调试挑战白皮书2 白皮书迎接 DDR5 内存验证和调试挑战世界正经历生成的数据量呈爆发增长之势，随着新技术在更广泛的范围内实现，这一趋势预计将进一步加快。典型的实例包括：5G 形式的下一代无线通信，领域不断扩展的人工智能和机器学习，物联网(IoT)，加密货币，虚拟现实，甚至汽车等诸多领域。在整个 2021 年，预计生成的数据达到了 44 万亿 GB(440 万亿亿字节)，估计地球上每人每秒生成了 1.7MB 数据 1。这么庞大的数据量都需要比以往更快的速度进行存储、访问和分析，这就要求系统拥有更高的带宽，更高的存储密度，更高的整体性能。推动性能发展需要更快的内存为应对

2、生成的数据量越来越高，必需提高内存性能，来存储、传送和处理所有这些信息。这个流程的主要瓶颈是内存能够访问和传送数据的速度。内存访问时间较慢，会导致整体系统性能拖后腿，而且数据吞吐量本身也受限于内存的传送速率。在历史上，高性能、快速访问内存的主导形式一直是双数据速率同步动态随机访问内存(DDR SDRAM)。DDR SDRAM 是上个世纪 90 年代作为标准推出的，问世后得到极快速发展，2014 年推出了第四代标准DDR4。DDR4 是一种内存接口，初期的数据传送速率为 1600 MT/s，随着标准走向成熟，最后达到了 3200 MT/s。这在电脑处理器只有 8 核时足够了，但当今 28-64

3、核多核处理器的问世(未来可望达到80-96 核)，则很明确，我们需要的内存性能已经超出了 DDR4 的能力范围。为了帮助满足这一需求，业内正从 DDR4 迁移到下一代 DDR 内存标准DDR5。DDR5 将接替上一代标准，成为占主导地位的快速增长的标准。DDR5 将在 DDR4 基础上，在初期提供 3,200 MT/s 的传送速率，最高可达6,400 MT/s，预计未来将扩展到高达 8,400 MT/s。客户挑战DDR5 带来了一系列全新的挑战，在实现和检验时必须克服这些挑战。更高的数据速率会扩大要求的测试设备带宽，要求新的流程来测量之前的方法测量不了的抖动，要求接收机均衡形式的全新 DDR

4、单元，甚至要引入新的采用夹具的标准化测试，这些都是 DDR5 验证面临的重大挑战。1：D 3 白皮书迎接 DDR5 内存验证和调试挑战解决方案泰克示波器和 TEKEXPRESS DDR TX 软件DDR5 改进了性能，意味着要求更高性能的设备，来分析和测试 DDR5 赋能的器件。为满足这一性能需求，泰克开发了一种深入的解决方案，利用高带宽示波器和探头硬件，如 DPO71604SX 和 P7716，同时采用全新的软件自动化平台。泰克 TekExpress DDR 发射机(Tx)软件是一种专门设计的自动测试应用，可以根据 JEDEC(联合电子器件工程委员会)规范中规定的参数验证和调试 DDR5 器

5、件。泰克选项 DDR5SYS(TekExpress DDR Tx)包括以下全部测试覆盖范围和多种调试工具：DRAM 元件 数据缓冲器/RCD 元件 系统电路板 嵌入式系统 服务器和客户端/桌面TekExpress DDR Tx 支持根据 DDR5 JEDEC 规范测量 50 多种 DDR5 电气和定时参数。它内置多种强大的工具，协助进行表征和调试，如多选通功能、DDR5 DFE分析软件及用户可以全面控制测试条件的用户自定义采集模式。泰克 TekExpress DDR Tx 解决方案拥有多种独特的创新功能，减少了测试中花费的工作量，加快了 DDR 系统和器件测试流程。TekExpress DDR

6、 Tx 提供了一个简单的分步操作的简便易用的界面，加快了测试过程。测试和内存电路中采用的步骤客户可以使用以下步骤，检验产品是否满足 DDR5 规范：1.把一只高阻抗泰克探头焊接到要测试的 DDR 子系统上，允许访问关心的电信号。2.泰克 TekExpress DDR Tx 软件分析探测到的信号，与 DDR5 规范进行对比。可以使用示波器上运行的其他软件，执行各种测试，如绘制眼图，测量相关电气参数。图1是使用探头接入器件，执行系统级TX测试的一个实例。在这个实例中，片上系统(SOC)与被测器件(DRAM/RCD/DB)通信，通过 DDR 总线传送双向业务。用户使用焊接在 DRAM 下面的内插器接