开源证券最新CPO行业深度报告指出，光电共封装（Co-Packaged Optics，CPO）通过将光引擎与交换芯片近距离互连，相较于传统可插拔方案可实现功耗降低50%以上、交换机数量减少64%。硅光技术作为CPO光引擎的主流方案正加速成熟，Broadcom已交付51.2T CPO交换机，TSMC推出COUPE平台，Nvidia积极布局CPO DWDM方案。报告认为，AI时代高速交换机需求增长将推动CPO迎来产业化机遇期。
硅光技术加速成熟，CPO光引擎进入产业化前夜
硅基光电子具有与CMOS微电子工艺兼容的优势，是实现光电子和微电子集成的最佳方案。硅光光引擎作为CPO的核心器件，正伴随AI光通信时代加速成熟。据Lightcounting预测，硅光光模块市场份额将从2022年的24%增长至2028年的44%。据Yole数据，硅光收发器市场将从2022年的14.85亿美元增长至2027年的54.13亿美元，其中CPO光引擎市场规模将达2.59亿美元。硅光技术综合性能优异，在数据中心芯片侧OIO、设备侧CPO、设备间光模块以及数据中心间相干光通信领域均有广泛应用前景。硅光技术的不断发展，正持续降低CPO的技术门槛和制造成本，为CPO大规模商用奠定基础。
硅光调制器技术突破，支撑单波200G以上速率
硅基调制器是硅光PIC中完成电信号到光信号转换的关键器件。目前硅基调制器3dB带宽可达67GHz以上，可支持单波200Gbit/s以上速率调制传输。硅光调制器多基于等离子体色散效应，通过外加电场操控载流子浓度改变材料折射率。主流结构包括马赫-曾德尔调制器（MZM）、微环调制器（MRM）和布拉格光栅调制器。MZM基于干涉调控，工作带宽全带宽但尺寸较大（百μm量级）、功耗较高；微环调制器基于谐振结构，尺寸仅几十μm、Q值高、功耗低，适合波分复用但温度敏感、信道间易串扰；布拉格光栅单模谐振仅有一个谐振峰、不易串扰，但反射光对器件有不良影响。多种调制器方案并存，为不同应用场景提供了灵活选择。
封装方案从2D向3D演进，先进封装成为核心壁垒
光引擎集成方案对系统的功率、性能、面积和成本有着深远影响。CPO技术涉及TSV、TGV、多层高密度互连基板、Bumping和芯片堆叠等先进封装关键技术。2D封装将PIC和EIC并排放置，工艺成熟但不利于小型化；2.5D封装通过Interposer实现倒装互连，互连密度更高，根据Interposer材料不同分为硅基、有机和玻璃三类，硅基布线密度高但成本高，有机成本低但互连功能受限，玻璃透光性好但TGV工艺仍面临挑战；3D封装将光电芯片垂直互连，互连距离最短、密度最高、功耗最低，已成为CPO研究热点和趋势。CMOS EIC单片集成也是重要发展方向，需将模拟TIA和Driver进一步集成到CMOS EIC芯片中，克服噪声、带宽和线性度等技术挑战。
CPO封装方案对比与演进| 封装类型 | 工艺特点 | 互连密度 | 功耗 | 主要挑战 |
|---|
| 2D封装 | PIC和EIC并排放置，引线键合 | 较低 | 较高 | 热应力、小型化受限 |
| 2.5D封装（硅基Interposer） | TSV通孔，高密度布线 | 高 | 低 | 成本高、涡流效应 |
| 2.5D封装（玻璃Interposer） | TGV通孔，低损耗电学特性 | 高 | 低 | TGV工艺、散热较差 |
| 2.5D封装（有机Interposer） | 有机基板，低介电常数 | 中等 | 中等 | 互连功能受限 |
| 3D封装 | 垂直互连，μ bump/Cu-Cu混合键合 | 最高 | 最低 | 工艺复杂、良率挑战 |
