中泰证券2025年2月AI系列存储报告从广义存算一体视角梳理了三种架构层次。近存计算（PNM）通过封装拉近存储与计算单元距离，HBM、WOW 3D堆叠DRAM、华邦CUBE已商业化量产。存内处理（PIM）在存储单元内加入部分计算单元，三星HBM2-PIM和海力士GDDR6-PIM已推出但未大规模使用，LPDDR6-PIM标准正制定中。存内计算（CIM）是真正的存算一体，存储和计算单元完全融合，计算效能可提升10-100TOPS/W、能耗降至1/10-1/100，但数字/模拟路线均有挑战，目前暂未商业化大规模使用。
近存计算：已商业化，HBM/WOW/CUBE三方案并行
近存计算不改变计算和存储单元本身设计，通过先进封装拉近二者距离、增加信号连接通路，本质上仍属冯诺依曼架构但大幅优化存储墙。HBM通过2.5D封装（CoWoS）+TSV+Microbump实现与GPU近存，云端训练卡已全部标配。WOW 3D堆叠DRAM通过3D封装+混合键合实现计算与存储上下堆叠，紫光国芯2020年已量产。华邦CUBE通过3D封装+TSV+Microbump定位边缘计算。近存计算是目前存算一体领域商业化最成熟的方向，AI驱动下市场空间快速扩张。
存内处理：存储器具备部分计算能力，LPDDR6-PIM标准制定中
存内处理在DRAM芯片制造过程中将存储和计算单元集成在同一颗die上，使存储器具备部分计算能力。2021年三星推出HBM2-PIM，2022年海力士推出GDDR6-PIM，但均未大规模使用。三星和海力士正在合作标准化LPDDR6-PIM内存产品（据媒体报道），有望推动PIM技术在移动端和AI推理场景的应用。PIM相比近存计算，“存”与“算”距离更紧密，但距离真正存算融合仍有差距，是存算一体架构演进的中间形态。
存内计算：终极目标但难度最大，数字/模拟路线各有利弊
存内计算不区分存储和计算单元，同一晶体管同时具备存储和计算能力，计算效能可提升10-100TOPS/W、能耗降至1/10-1/100。数字存算一体以SRAM和RRAM为存储介质，采用先进逻辑工艺，高性能高精度、抗噪声可靠性好，适合大算力高能效商用场景。模拟存算一体通常用FLASH/RRAM/PRAM等非易失性介质，存储密度大、并行度高，但对环境噪声和温度敏感，适合小算力、不需要高可靠性的民用场景。存内计算被认为是下一代芯片方向，但面临架构设计难度大、缺乏成熟EDA工具和软件编译器、缺乏测试工具、软件生态不健全等挑战，目前暂未商业化大规模使用。建议关注存算一体芯片设计公司和相关IP供应商的长期布局进展。
存算一体三层次对比| 层次 | 定义 | 代表产品 | 商业化状态 | 技术难度 |
|---|
| 近存计算（PNM） | 封装拉近存储与计算距离 | HBM、WOW、CUBE | 已大规模商业化 | 中等 |
| 存内处理（PIM） | 存储芯片具备部分计算能力 | 三星HBM-PIM、海力士GDDR6-PIM | 已推出但未大规模使用 | 较高 |
| 存内计算（CIM） | 存储与计算完全融合 | SRAM/RRAM数字/模拟路线 | 暂未商业化大规模使用 | 最高 |
