中泰证券2025年2月发布的AI系列存储深度报告指出，传统存算分离架构下“存储墙”问题日益严峻——过去20年峰值算力增60000倍，DRAM带宽仅增100倍。近存计算（PNM）通过先进封装拉近存储与计算单元距离，已成为AI时代DRAM演进的确定方向。封装级3D DRAM三大方案——HBM（标准化，2.5D封装）、WOW 3D堆叠DRAM（定制化，3D封装+混合键合）、华邦CUBE（定制化，3D封装+Microbump）——分别适配云端大算力、超高性能计算和边缘低功耗场景，近存计算正从概念走向大规模商业化。
内存墙危机：处理器快60000倍，内存仅快100倍，近存计算成破局关键
过去二十年处理器性能以每年约60%速度提升，内存性能提升仅约9%/年。峰值算力20年增60000倍，DRAM带宽仅增100倍，互连带宽仅增30倍。AI模型参数每两年增410倍，单GPU内存仅每两年扩展2倍——存储带宽已成为制约算力芯片性能发挥的核心瓶颈。传统冯诺依曼架构中，数据在处理器与存储器间来回搬运造成延迟和功耗浪费，通常第一级SRAM片上缓存速度快但容量小，第二级DDR容量大但速度慢，多级存储间数据搬运能耗巨大。近存计算通过系统级封装工艺将存储和计算芯片封装在一起，不改变存储和计算单元本身设计，仅拉近二者距离、增加信号连接通路，本质上仍属存算分离架构但大幅优化了存储墙问题。
HBM：标准化近存方案，AI训练卡标配，2025年市场超300亿美元
HBM定位在片上缓存（SRAM）和传统DDR之间，兼顾带宽与容量。1颗8层HBM3E提供24GB容量、1024bit总线位宽、1.2TB/s带宽、功耗低于4pJ/bit。HBM自2014年发展至今六代：HBM3E已量产，HBM4规划12/16层堆叠、2048bit位宽、1.5-2.56TB/s。2023年HBM市场海力士55%、三星41%、美光3%，美光预计2024年HBM市场160亿美元、2025年超300亿美元、2030年超1000亿美元。HBM关键工艺TSV（成本占30%）、Microbump和堆叠键合，海力士独创MR-MUF工艺实现16层堆叠。目前云端训练卡全部使用HBM，部分推理卡亦采用，HBM已成AI大算力芯片标配存储方案。
WOW+CUBE：定制化近存新路径，端侧AI和边缘计算关键突破
WOW 3D堆叠DRAM采用晶圆对晶圆混合键合（Hybrid Bonding），键合间距小于10μm（HBM的Microbump大于10μm），IO数量达131072个（HBM 1024个），每Gb带宽135GB/s（HBM3仅4.7GB/s），功耗较HBM降低40%以上，属于定制化产品（1颗计算芯片配套1颗，容量拓展性不如HBM）。紫光国芯2020年量产SeDRAM（4Gb，136GB/s，0.88pJ/bit），爱普存储2021年发布VHM方案（每GB超4TB/s），芯盟科技2022年宣布HITOC技术。华邦CUBE采用TSV+Microbump，功耗低于1pJ/bit，带宽32GB/s-1TB/s，定位边缘计算。DeepSeek等模型蒸馏推动端侧AI渗透，WOW和CUBE高带宽、低功耗、定制化特性契合AI手机/PC/汽车/机器人等端侧场景，有望打开蓝海市场。
封装级3D DRAM三大方案对比| 方案 | 封装方式 | 键合工艺 | 带宽 | 功耗 | 容量拓展 | 定制化 | 应用场景 |
|---|
| HBM | 2.5D（CoWoS） | TSV+Microbump | 1.2TB/s | <4pJ/bit | 1:N（最优） | 否 | 云端训练/推理 |
| WOW 3D堆叠DRAM | 3D | TSV+混合键合 | 8.6TB/s | <1pJ/bit | 1:1（受限） | 是 | 超高性能计算 |
| 华邦CUBE | 3D | TSV+Microbump | 1TB/s | <1pJ/bit | 1:1（受限） | 是 | 边缘AI/端侧 |
