制程提升，单个晶体管功耗不再下降。理论上看，随着晶圆厂制程的不断迭代，晶体管的尺寸不断缩小，单个晶体管工作的功耗将随之减小。这是因为更小的晶体管尺寸意味着更低的阈值电压和更少的漏电 ，从而减少了静态功耗。同时，由于导电传输损耗的降低，动态功耗也得到了有效控制。然而，随着制程迭代到 5nm 及以下，传统 FinFET构型的晶体管尺寸的进一 缩小将限制驱动电 和静电控制能力。随着栅极长度缩短，短 道效应会更加明显，更多的电 会通过器件底部非接触部分 漏，因 尺寸较小的器件将无 满足功耗和性能要 。以英伟达的大算力芯片和苹果的手机芯片为例，随着制程的提升，两者的晶体管密度均呈现快速上 趋势。英伟达最新的 B200（由两颗 B100 拼接而成）芯片采用台积电 N4P 制程，其晶体管密度超过 1.2 亿个/mm2；苹果今年的 A17 Pro 芯片采用台积电 N3 制程，其晶体管密度约为 1.5 亿个/mm2。但是，从单个晶体管功耗角度看，尽管应用场景差异导致单位晶体管功耗处于不同量级，然而两者的下降速度均趋于平缓，其中英伟达芯片亿晶体管对应设计热功耗（TDP）略大于 500mW，苹果芯片 亿晶体管对应 TDP约为 50mW。